BDARS_CapsNet: Bi-Directional Attention Routing Sausage Capsule Network
Manufacturing Tolerance Analysis of Deep-Ridged 90 degrees Hybrid Based o...
Spin filtering in a HgTe topological insulator PN junction via Rashba spi...
BETA: A Large Benchmark Database Toward SSVEP-BCI Application
Mechanism Analysis of Proton Irradiation-Induced Increase of 3-dB Bandwid...
Comparison of X-Ray and Proton Irradiation Effects on the Characteristics...
3D Dielectric Layer Enabled Highly Sensitive Capacitive Pressure Sensors ...
Demonstration of N-Polar III-Nitride Tunnel Junction LED
Subquantum-Well Influence on Carrier Dynamics in High Efficiency DUV Disl...
Discriminative Canonical Pattern Matching for Single-Trial Classification...
官方微信
友情链接

软件定义通信基带处理芯片

2020-08-10

随着无线通信技术的飞速发展,通信标准、算法等呈现出复杂化、多样化的特点,亟需兼具高能量效率、高功能灵活性以及高可扩展性的基带处理器芯片。清华大学魏少军、刘雷波团队提出了基于软件定义技术的动态可重构基带处理芯片设计方法,能有效满足5G及Beyond 5G核心基带算法的应用需求。

面向大规模 MIMO检测、译码、FFT等运算密集算法,魏少军、刘雷波团队提出了软件定义通信基带处理芯片架构与电路实现方法,突破了自适应矩阵-向量脉动阵列设计技术,能根据配置信息和运算规模选择多种类型的存储仲裁机制,解决了多个脉冲阵列访问同一存储区的冲突问题,最大化了数据重用,将访存减少了82%;提出了分布式多交互数据存储技术,根据基带处理算法的特点并充分利用可重构架构空间并行特性,优化了系统级、运算单元阵列级、运算单元级的分布式数据存储粒度、存储系统与运算单元阵列接口以及存储访问机制;提出了可持续自适应配置信息技术,支持不同MIMO系统的比特位宽,将配置信息总量减少了67%。

图1 芯片管芯与架构。

该架构采用 TSMC 28 nm 工艺流片,芯片面积为 4.8 mm2,能量效率和面积效率分别为 1.64—2.92 Gbps/W 和 0.25—0.43 Gbps/MG,是FPGA实现的28.54倍和14.43倍。

相关研究成果于2020年2月以“A 2.92-Gb/s/W and 0.43-Gb/s/MG Flexible and Scalable CGRA-Based Baseband Processor for Massive MIMO Detection”为题发表在IEEE Journal of Solid-State Circuits(JSSC)上。论文第一作者为博士研究生彭贵强,刘雷波教授为通讯作者。

论文链接: https://ieeexplore.ieee.org/document/8911207

 

 

 



关于我们
下载视频观看
联系方式
通信地址

北京市海淀区清华东路甲35号 北京912信箱 (100083)

电话

010-82304210/010-82305052(传真)

E-mail

semi@semi.ac.cn

交通地图
版权所有 中国科学院半导体研究所

备案号:京ICP备05085259号 京公网安备110402500052 中国科学院半导体所声明